

1.

(a) always @(*) begin
2 $a = a + 1$
end.

在 combinational circuit 中不能在等號兩邊有相同的 reg ✓

(b) 2 因為這樣會有 latch. latch 會讓電路產生意料外的輸出. ✓

2.

(a) 當 out_valid 是 x or z 的時候. 會無法進入 while 迴圈.

3 這樣 lat 會一直是 0. 因為 "==" 也會對 x, z 進行判斷
最後在 check answer 時, 會檢查到錯的 answer. ✗

(b) 0 改成 while (out_valid ≠ 0)

3. (a) cell-based design: 使用 pre-designed 的 logic cells 和 micro cells

2 進行設計電路. 優點是設計速度快. 缺點是自由度低


(b) Algorithm level design → Register level design → Gate level design ✓

2.5 Formal → Placement → Route. ✓

4.

- (a)
- ①: posedge clk + 4
 - ②: rst

(b)



+ 4

(c)

synchronous reset

advantage: Glitch filtering.

disadvantage: need clock trigger.

asynchronous reset

advantage: reset is immediate.

disadvantage: metastability.

+ 4

(d) 會不正常運作, 因為沒有 reset, reg 的初值始值是 X (unknown).
所以我們不知道到底加了沒. +3

5.(a).

	Build in new line	Timing
\$ display	0	before
\$ write	X	before
\$ strobe	0	after
\$ monitor	0	after

(b) strobe 只會顯示一次, monitor 是訊號有變動就會顯示 (監控訊號).

6 (a) ~~direct test~~ 是測試大範圍的 case, 比較省時間. -7

(b) random test 可以測試到 direct test 沒有測到的 case. 通常在 direct test 後才使用.

~~direct test~~

advantage: 節省時間

disadvantage: 有些 corner case 會沒有測到.

對一半

① direct
② random 交金書
③ direct

7

Pattern.v

Generate stimulus. 產生測試資料給 RTL.

Check function. 檢查 RTL 的 function 是否正確.


Display information. 顯示目前的狀態或是一些參數值, 方便 debug.

Testbed.v

連接 Design.v 和 Pattern.v


產生 output waveform (.fsdb)

針對 Register level 和 Gate level 分別 include Design.v 和 Design_SYN.v

8.
(a).

Setup time criterion: $T_{cycle} + t_{skew} - t_{setup} > t_{pcq} + t_{pd}$
 當違反上述 criterion 就是 setup time violation.

8. (a)



hold time criterion: $t_{hold} - t_{skew} < t_{ccq} + t_{cd}$

若違反 criterion 就是 hold time violation

(b). minimizing cycle time

benefit: 加快電路運算速度

trade-off: 面積增加

(c) 在RTL中, 那兩行只是一般的註解, 但在合成時, Design Compiler 會忽視那兩行中間夾的 'include XXX.v'.

在使用IP時加上這兩行是要讓 Design Compiler 不要重複合成IP, 減少合成時間

9 (a).

(.v): behavior netlist, 不可被合成, for? -0.5

(.lib): 包含 timing, delay, area... 等資訊, 這些資訊會給 Design Compiler 用於合成時使用.

9.(b).
(c.db): -2

(c)
(.sdf) standard delay format, 裡面包含我們設定的 gate delay.
若沒這個檔案, Compiler 會使用 default delay, 通常會比我們設定的大很多, 這樣會造成 timing violation.
delay

+13
10.(a).


(1) Z (2) High Z

(3) Last data (4) Stand by

(5) SRAM data (6) Read

(7) Write data (8) Write.

(b). -4



(C) "N" 表示 negative enable, 就是輸入=0時才會 Enable.

(d).

(i) 8 bits

(ii) $2^9 < 600 < 2^{10} \rightarrow A$ 是 10 bits.

(iii)

$$(\text{Mux Width})^2 \approx (\text{Words} \div \text{bits})$$

$$\text{Max} \approx \sqrt{600 \div 8} \approx 8.66$$

所以選 Max width = 8 #

(e) 讓 memory 可以依據這個 frequency 做讀跟寫的動作. ✗

11. (a) ① analyze. elaborate ② read verilog

(b).

(c)

12.

77

(a) 表示跟 .v 檔內 include 的 file 一樣.

(b) 表示跟 .v 檔內的 port 一樣.

(c) 模擬在實際電路中, 我們的 design 的 input, output 可能會接別的電路
1 所以需要設定 input/output loading.

(d) logic synthesis 是將我們設計的 RTL code 轉成用 gate (logic cell) level 表示.

6 ① 輸入要合成的 .v file.

② 讀取 libraries.

③ 將 RTL 轉成 gate level 表示